Refinamento do processo ipprocess com o desenvolvimento de um estudo de caso – lcd controller



Baixar 347.92 Kb.
Página1/3
Encontro05.09.2019
Tamanho347.92 Kb.
  1   2   3

REFINAMENTO DO PROCESSO IPPROCESS COM O DESENVOLVIMENTO DE UM ESTUDO DE CASO – LCD CONTROLLER
Daniele Patrícia Santos; Rebeka Gomes; Eduardo Franklin, André Mendonça; Francielle Santos.
A demanda do mercado por equipamentos eletrônicos cada vez mais sofisticados, agregando diferentes tecnologias tem resultado em um aumento da complexidade de plataformas modernas System-on-Chip (SoC), este cenário tem mostrado a necessidade de metodologias que auxiliem na construção de IP-Cores. O projeto de um IP-Core envolve diversas e distintas áreas, como especificação, modelagem, verificação funcional, simulação, síntese e prototipação. Todas essas áreas juntas fazem com que o projeto de um IP-Core seja uma tarefa complexa e que demanda um time de especialistas em diferentes áreas. Neste contexto surgiu o ipPROCESS, um processo de desenvolvimento de IP-Cores baseado no RUP (Rational Unified process) com prototipação em FPGA (Field Programmable Gate Array).

A versão 1.0 do ip-PROCESS foi aplicada no desenvolvimento de um microcontrolador, o 8051, com isso, várias mudanças foram feitas no ip-PROCESS, gerando assim a versão 2.0 do processo. A validação desta última versão foi realizada com o desenvolvimento de um ip-core, um controlador de display LCD alfanumérico, com duas linhas de 16 caracteres cada, o LCD Controller. Displays LCD (Liquid Crystal Display) são interfaces de saída muito úteis em sistemas eletrônicos, eles facilitam a interação do usuário com o sistema, mostrando informações relevantes do sistema ao usuário assim como retornando o resultado obtido em algum tipo de processamento. Durante toda a execução do projeto, foi aplicado o fluxo de desenvolvimento definido no processo ipPROCESS de forma crítica, ajudando no refinamento e maturação do processo. Para o desenvolvimento deste projeto foi necessária a realização de pesquisas sobre metodologias de desenvolvimento de software como RUP (Rational Unified process), migrando de forma crítica os conceitos colhidos de modo a melhorar o desenvolvimento de ip-cores.

Durante a execução do projeto, as disciplinas propostas pelo processo foram revisadas, com seus papéis e atividades sendo executados e seus artefatos sendo construídos e revisados, fazendo então uma revisão crítica da versão 2.0 do ipPROCESS. Nesta revisão alguns pontos fracos foram encontrados como por exemplo as disciplinas de Análise e Projetos, e melhorias foram propostas. Tivemos como resultados para o ipPROCESS, 14 templates revisados, 14 documentos gerados, 4 diagramas gerados e criação de atividades e artefatos. Além dos resultados já citados, obtivemos a implementação de um controlador de display LCD em SystemC e prototipado em FPGA. O projeto foi apresentado no SBCCI 2006 (Symposium on Integrated Circuit and Systems Design) e no Primeiro encontro do LASCUG (Latin American SystemC User Group) no SBCCI 2007.

Tendo finalizado com sucesso a revisão da versão 2.0 do ipPROCESS, foi dado início ao desenvolvimento do layout do controlador de display LCD desenvolvido na primeira parte do projeto. O layout representa a interface entre o projetista do circuito integrado e a foundry, que possui a tecnologia de processos de produção. Para isto, o layout possui informações geométricas que indicam o posicionamento dos elementos do circuito e suas interconexões. O projeto de circuitos digitais é realizado através de um conjunto de transformações em diferentes representações do circuito, muitas dessas representações são realizadas automaticamente através de ferramentas CAD (Computer Aided Design) especiais. No início desta nova etapa do projeto, foram feitos estudos para definir o fluxo de desenvolvimento a ser seguido para se obter o layout do controlador de display LCD, o fluxo escolhido, mostrado na figura 1, foi similar ao utilizado com sucesso pelo BrazilIP para a construção do layout do microprocessador 8051.


Figura 1: Fluxo de desenvolvimento de layout.



Na fase atual do projeto, nem todas as etapas do desenvolvimento de layout foram realizadas. Foi finalizada com sucesso a etapa da síntese lógica, a equipe desenvolvedora encontra-se trabalhando nas seguintes etapas: Verificação 1 e Inserção de Estruturas de Testes. Também foram iniciados trabalhos relativos á etapa Layout, trabalhos estes ainda no nível de pesquisas. Abaixo, encontra-se uma pequena descrição das etapas realizadas e em execução como também dos resultados obtidos em cada uma destas etapas.
Síntese Lógica: A síntese lógica é o processo de transformar uma descrição em nível RTL (Register Transfer Level) para uma descrição em netlist, fazendo uso de uma biblioteca de tecnologia e de equações booleanas para produzir um conjunto de células interconectadas. A síntese lógica do LCD Controller partiu de sua implementação em Verilog e utilizando a ferramenta RTL Compiler da Cadence Design Systems e a biblioteca c35_CORELIB 2.0 da austriamicrosystems chegou-se em sua netlist.

Figura 2: Fluxo da Síntese Lógica.


Na figura 3, temos o esquemático do LCD Controller produzido durante a síntese lógica. Na tabela abaixo, temos alguns resultados da síntese:

Report Statistics

Type

Instances

Area

Area %


sequential

2368

740448.80

56.90

inverter

1731

63008.40

4.80

buffer

1

54.60

0.00

logic

6595

496732.60

38.20

TOTAL

10695

1300244.40

99.90



  1   2   3


©aneste.org 2017
enviar mensagem

    Página principal